【作 者】江環(huán);胡穎睿;馬健

　　【引 言】

　　指數(shù)衰減信號一般呈現(xiàn)上升快、峰值點窄，拖尾長的特點，導致對該種信號的幅度信息提取難度大。采用的梯形成形算法的原理則是將難以通過采樣得到的峰值點拓寬，使得其更容易被采到。該種算法內部邏輯較復雜，但優(yōu)點是幅度信息準確，能控制梯形參數(shù)，參數(shù)調節(jié)靈活，有效減少由于衰減過程導致基線漂移和脈沖堆積的概率[1]，并且只要對控制好算法參數(shù)，就能消除彈道虧損[2]。本文提出的基于FPGA 的自適應梯形成形的算法利用 FPGA 的并行、高速優(yōu)勢，通過代碼將最終成形的梯形信號的上升沿時間、平頂時間、下降沿時間都能確定。并加入了自適應內容，利用輸入原信號的特征進行初步計算，進一步得到成形結果，對比結果的特殊點數(shù)據(jù)，判斷是否還需要進行算法參數(shù)調整，如此，經過多次迭代，最終實現(xiàn)輸出頂部平坦的梯形信號。

　　【結 論】

　　本文利用MATLAB軟件SIMULINK工具仿真實現(xiàn)了傳統(tǒng)梯形濾波成形算法，分析了級聯(lián)環(huán)節(jié)的作用，通過增加負反饋環(huán)節(jié)自適應的調節(jié)成形參數(shù)以實現(xiàn)梯形輸出，增強了該算法的環(huán)境適應性；利用Quartus II 編寫 Verilog 代碼，通過級聯(lián)方式簡化 FPGA 處理過程，提高了系統(tǒng)的實時性；通過對實際脈沖信號進行采集，經 ModelSim 仿真得到的測試結果與 MATLB 仿真結果大體一致，也證實了本設計提出的算法是可行的，對梯形成形算法在 FPGA 上的應用研究具有一定參考價值。

　　以下是正文：